
安岡貴志

※本連載記事の第1回は、本誌2007年5月号、pp.70-79の特集1 第4章「テスト の書き方を身に付ける」として掲載されました.



HDL で回路を記述できるようになったばかりで、これからテ ストベンチを書こうとしてる方を対象とした連載の第2回で す. 前回(本誌 2007年5月号, pp.70-79)は、検証対象の 回路のポートはすべて1ビットでした. 今回は幅を持つ信号を 扱います. (筆者)

あなたは日常生活では、10進数注1に慣れ親しんでいる と思いますが、ハードウェアの設計では2進数や16進数を 使う場面が非常に多くなります, なぜならハードウェアの 設計では信号の幅を意識しなければならないためです.2 進数や16進数を使うと,ビットごとの信号の状態('0'か '1'か)を捉えやすくなります.

表1に10進数,2進数,16進数の表現をまとめます.16 進数の優れた点は、1けたが10進数以上の情報量を持ち、 かつ各ビットの状態が明確になる点です.

例えば,2進数で11000101という値があるとします.こ れは10進数で197と表せますが,8ビット中の各ビット状 態を把握するのは困難です.これに対して16進数であれば C5と表すことができます.16進数の1けたは2進数の4け

表1 10進数,2進数, 16 進数の表現

10進数	2進数	16 進数	10 進数	2進数	16進数
0	0	0	8	1000	8
1	1	1	9	1001	9
2	10	2	10	1010	Α
3	11	3	11	1011	В
4	100	4	12	1100	С
5	101	5	13	1101	D
6	110	6	14	1110	Е
7	111	7	15	1111	F

たに相当するので,表1を参照することにより,容易に各 ビットの状態を把握できます.

1. 幅のある信号の表記

4 ビットの信号 CNT4 と , その信号を 1 ビットごとに分 岐させた信号の様子を図1に示します.最下位ビットを0 ビット目,最上位ビットを3ビット目の信号と表していま す. 各ビットの Verilog HDL と VHDL による表記を図1 (a)に示します.また,信号CNT4とその各ビットの信号 の変化の例を示したのが図1(b)です.

Verilog HDL

リスト1(a)は,幅のある信号を Verilog HDL で宣言す るときの書式です.

データ型は, regもしくはwire となります. 最上位ビッ トと最下位ビットの位置には, それぞれ整数が入ります^{注2}. 同じデータ型,ビット幅の信号であれば,","で区切って複 数の信号を1行で宣言することができます.

リスト1(b)は幅のある信号の宣言の例です.

■ VHDL

リスト2(a)は,幅のある信号をVHDLで宣言するとき の書式です.

注1:N進数のNのことを基数と言う.10進数の基数は10,16進数の基数 は16である

注2: ビットの数値は,最上位ビット>最下位ビット,最下位ビットは0と するのが一般的である.

KeyWord

テストベンチ, Verilog HDL, VHDL, 2進数, 16進数, クロック, イネーブル付き12進カウンタ, レーシング

図1 幅のある信号の表記

(a)では,4ビットの信号と1ビットごとの表記を示している.また(b)は,実際の信号の変化の様子を示している.

リスト1 Verilog HDL による幅のある信号の宣言

データ型 [最上位ビット:最下位ビット] 信号名;

(a) 書式

reg [3:0] CNT4: wire [1:0] LS.HS:

(b) 記述例

リスト2 VHDL による幅のある信号の宣言

signal 信号名 : std_logic_vector(最上位ビット downto 最下位ビット);

(a) 書式

signal CNT4 : std logic vector(3 downto 0); signal SL,HS : std_logic_vector(1 downto 0);

(b) 記述例




図2 イネーブル付きの12進カウンタの仕様

組み合わせ回路と異なりクロックが必要.

回路の名前はcounterとする.

カウント値は,出力ポートCNT4から出力される.カウント値 は0から11までの値をとり,ビット幅は4ビット.

非同期リセットが付いている.入力ポートRST_Xに接続された 信号が 0 (Lレベル)になると,カウント値は0に戻る.

(RST_Xが1で)入力ポートCOUNTONに接続されている信号が '1'のとき,クロック(入力ポートCLKに接続された信号)の立ち 上がりごとに,カウント値は+1される(カウント値が11のとき は0に戻る)

(RST_Xが1で)入力ポートCOUNTONに接続されている信号が '0 のとき,カウント値は保存される.

(b) 仕様

最上位ビットと最下位ビットの位置には, それぞれ整数 が入ります注3.同じデータ型,ビット幅の信号であれば, ","で区切って複数の信号を1行で宣言することができます. リスト2(b)は幅のある信号の宣言の例です.

2. クロックを含むテストベンチの注意点

前回は,組み合わせ回路のテストベンチを元に,テスト ベンチの書き方の基本を解説しました.このため,前回の テストベンチにはクロックの記述がありませんでした.

クロックを含むテスト対象の回路(順序回路)は,組み合

わせ回路と違い独特の注意が必要です.

今回はクロックを含む回路のテストベンチを作成します. 検証対象の回路は,イネーブル付き注4の12進カウンタに します. 仕様(機能)を**図**2に示します注5.

注3:ビットの数値は、downtoを使うときには最上位ビット>最下位ビッ トでなくてはならない.最下位ビットは0が一般的である.

注4:イネーブルとは,なんらかの機能を許可する信号である.今回であれ ばイネーブル信号 COUNTON が 1 'のとき,カウント機能が許可に なり,カウントを実行する.

注5:前回も説明したように,実際の開発ではこの規模でテストをすること はない、クロックを含む回路のテストベンチの要点を明確にするため に,あえて小規模な回路にしている.

テストベンチ




図3 イネーブル付きの12進力ウンタのテストベンチ クロックとテスト入力を生成する。

リスト3 Verilog HDL によるクロックの記述例

```
CLK;
always begin
              CLK = 1'b1;
  #50
              CLK = 1'b0;
  #50:
end
```

● クロックを作る

前回の組み合わせ回路のテストベンチと大きく違う点と して、クロックの存在があります、クロックは、一定周期 で'0(Lレベル)と'1(Hレベル)を繰り返す信号です. 今回のテストベンチは図3のようになります.

Verilog HDL

リスト3は, Verilog HDL でCLK というクロックを作っ たものです. CLK は,50nsで0(Lレベル),11(Hレベ ル)を繰り返します注6. CLKの周期は100nsになります.

クロックは、ほかのテスト入力とは別のブロック (always 文)で作ります(下掲のコラム「クロックの記述」 を参照). Verilog HDL では別々のブロック(always 文や initial 文など)は,並列に(並行して)動きます.

注6:本稿では説明を簡単にするために, Verilog HDL における時間単位が nsである前提で説明する.時間単位の初期設定はシミュレータにより 異なる、

クロックの記述 コラム

Verilog HDL


前回解説したテスト入力と同じ initial 文の中でクロックを作 ろうとすると, **リスト**Aのようになってしまいます.これでは非常 に大変ですね. そこで, クロックは同じ動作を永久に繰り返す always 文を用いて作ります.

あなたが回路設計で使ったalways文では, リストB(a)のよう に,@とそれに続くかっこの中に信号が書かれていたと思います. これらの信号をセンシティビティ(センシティビティ・リスト)とい い,その信号のどれかが変化すると,always文の中の式が実行さ れていました.


これに対し,クロックを記述した**リスト**B(b)を見ると,@とそ れに続くかっこがありません.この場合,always文の中の式は永 久に実行され続けます.

クロックでは'1'の代入と,'0'の代入を一定の周期で永久に繰り 返せばいいので,センシティビティなしのalways文を使います.


リストA initial 文によるクロックの記述例



リストB always 文の使い方



(a)回路のalways文



(b) クロックの always 文

■ VHDL

リスト4は VHDL で CLK というクロックを作ったもの です. CLK は今回50nsで'0(Lレベル), '1(Hレベル) を繰り返します. CLK の周期は100ns になります.

クロックは、ほかのテスト入力とは別のブロック (process 文)で作ります(下掲のコラム「クロックの記述」 を参照). VHDLでは別々のブロック(process 文など)は, 並列に(並行して)動きます.

● レーシングに注意

テストベンチを作り始める前に、レーシングの問題を説 明します.これはクロックの付いた(フリップフロップを 含む)回路の検証をする上で,非常に重大な問題なので,最 初に知っておく必要があります.

図3では、検証対象の回路のテスト入力として、入力 ポートCLK, RST_X, COUNTON(に接続されている信 号)が与えられています、ここで、CNT4の出力波形とし て、図4のように2通り考えられますが、どちらが正しい のでしょうか.

■ VHDL

前回解説したテスト入力と同じprocess文の中でクロックを作 ろうとすると, **リスト**Cのようになってしまいます.これでは非常 に大変ですね. そこで, クロックは同じ動作を永久に繰り返す別の process文を用いて作ります.

クロックでは'1'の代入と'0'の代入を一定の周期で永久に続け ればいいので,シミュレーションを停止する式のないprocess文 を使います。

リストC process 文によるクロックの記述例

```
process begin
  RST X <= '1': COUNTON <= '0': CLK <= '1'
  wait for 50 ns; RST_X <= '0'; CLK <= '0';
  wait for 50 ns; CLK <= '1';
  wait for 50 ns; RST_X <= '1'; CLK <= '0';
  wait for 50 ns; CLK <= '1';
  wait for 50 ns; CLK <= '0';
  wait for 50 ns; COUNTON <= '1'; CLK <= '1';
  wait for 50 ns: CLK <= '0':
          シミュレーション終了まで,50nsごとに
          CT.Kに"0"と"1"を代入し続ける
  wait for 50 ns; assert false;
end process:
```

ここで注意しなければいけない点は , CLK(クロック)の 立ち上がりと, COUNTON の変化タイミングが同一だと いうことです.クロックの立ち上がりで,COUNTONが '0'だとすると上の波形が正しいということになります.逆 に'1'だとすると下の波形が正しいことになります.これ がレーシングと言われる状況です.

実は Verilog HDL, VHDL ともにクロック・エッジで変 化した信号の判定に関して規定がないため、シミュレータ 次第となり、どちらもありえるということになります(p.120) のコラム「リセット前のフリップフロップの値」を参照). これではシミュレータを変えた途端、検証結果が違ってく るというような事態が発生し,大変不便です.

そこで, クロックの付いた(フリップフロップを含む)回 路(順序回路)のテストベンチでは,テスト入力の変化点は クロックのエッジ(立ち上がりで回路が動作する場合,ク ロックの立ち上がり)を避けるのがセオリとなります.

図5は、テスト入力の変化点をクロック・エッジからず らした例です、クロックの付いた回路のテストベンチはこ のように作ります.

リスト4 VHDL によるクロックの記述例

```
宣言部分
 signal CLK : std_logic;
begin
機能部分
 process begin
   CLK <= '1'; wait for 50 ns;
CLK <= '0'; wait for 50 ns;
 end process:
```




図4 レーシング

3クロック目の立ち上がりにおいて, COUNTONが 0 'と判定されるとCNT4 は上の波形に, COUNTON が 1 'と判定されると CNT4 は下の波形になる.

3. 検証仕様とテスト入力の記述

● 検証のポイントを絞る

今回の回路を見ると、仕様として以下の項目が挙げられ ます.

- 非同期リセット
- COUNTON によるカウントの許可/停止
- カウントアップ

前回の回路で確認しなければならない内容は、たったの 4状態しかありませんでした、これは入力信号の組み合わせ が4通りしかなく、出力信号の状態が入力信号の組み合わ




図5 テスト入力の変化点をクロック・エッジからずらす テスト入力の変化点とクロックの立ち上がりが重なることがない ので,'0'か'1'かが明確に決まる.

せと1対1の組み合わせ回路(ANDゲート)だったからです.

これに対して今回は順序回路であり,入力信号の状態が まったく同じであっても,前サイクル(直近のクロックの 立ち上がり前)の回路の状態によって,現在の回路の状態 は変わります.

例えばRST Xが1, COUNTONが1で, 前サイクルの CNT4が4であれば, CLKの立ち上がりでCNT4は5にな ります.同じ条件で,前サイクルのCNT4が5であれば, CLKの立ち上がりでCNT4は6になります.

もし今回、可能性のあるすべての状態を確認しようとす ると非常に大変です、図6のように48通りにもなります、

それでは,最低限確認しなければならない項目に絞ると すると,どのような項目が残るでしょうか.必須項目を絞 ると次の図7のような内容になります(p.122のコラム「検 証仕様の洗い出し」を参照).

これだけの項目を見ることができれば,100%とはいえ ないまでも、ほとんどの不具合は発見できます。このテス ト入力の例を図8に示します.

● テスト入力の作成

今回,順序回路(記憶素子を含む回路)のテストベンチを 作成するわけですが,クロックの記述とレーシング対策以 外は前回の組み合わせ回路(記憶素子を含まない回路)のテ

リセット前のフリップフロップの値

現実のフリップフロップは,電源投入から最初のリセットまでは, "1"になっているか"0"になっているか分かりません . HDL ではこ の状態を表現する値があります(図A).

Verilog HDL

Verilog HDL ではこの状態を'X'で表します.これは不定と呼ば れ,'1'か'0'か分からない状態を表します.


シミュレーション結果の波形を観察しているときに,初期のリ セット後にも'X'がある場合には,不具合の可能性があるので,注 意する必要があります.

■ VHDL

VHDLではフリップフロップの初期状態は、'U'となります、こ れは未初期化や未定などと呼ばれ、値が定まっていない状態を表し

VHDLのstd_logicには,'1','0'を含む9値の状態が用意され ています.

シミュレーション結果の波形を観察しているときに,初期のリ セット後にも" U "がある場合には,不具合の可能性があるので,注 意する必要があります.



図A リセット前のフリップフロップの値は決まらない

Verilog HDL では不定状態を'X'で表す.VHDLでは未初期化・ 未定状態を'U'で表す.



図6 イネーブル付きの12進カウンタの状態の組み合わせ 可能性のある状態は、全部で48通りになる、


ストベンチと同じ要領で作ることができます.

リスト5と**リスト**6は、図8のテスト入力を Verilog HDLと VHDL で記述したものです.

● クロック周期の工夫

リスト5とリスト6は,ともにクロックの周期を100ns としていますが、すべての遅延を実際の数値で書いていま す.これではもし,クロック周期を10nsに変えてシミュ

リスト5 Verilog HDL によるテスト入力の記述例



0から11までカウントした後,また0に戻ることを確認する. COUNTONが0のとき,本当にカウントが止まるか,CNT4の値 が0から10までのどれかの場合と,11の場合を確認する. RST_Xが0でカウント値がリセットされるか, COUNTONが 0の場合と1の場合で確認する.

図7 検証仕様

最低限確認しなければならない項目に絞る.

レーションしたい場合,十数カ所すべてを書き換えなくて はいけません.しかし, Verilog HDL, VHDLともに数値 を文字列に置き換える文法が用意されており、これを使え ば周期の変更が非常に容易に行えます.

■ Verilog HDL

Verilog HDL ではこれをパラメータという文法で実現し ます. 29 はパラメータ宣言の書式です.

リスト6 VHDL によるテスト入力の記述例

```
process begin
  CLK <= '1': wait for 50 ns:
                                        クロックの記述
  CLK <= '0'; wait for 50 ns;
end process;
process begin
  RST_X <= '1'; COUNTON <= '0';
                         √レーシング対策
  wait for 10 ns;
  wait for 100 ns; RST_X
  wait for 100 ns;
                   RST X
                            <= '1';
  wait for 100 ns;
                   COUNTON <= '1':
  wait for 1500 ns; RST_X <= '0';
  wait for 100 ns;
                   RST X
                           <= '1'
  wait for 500 ns;
                   COUNTON <= '0'
  wait for 100 ns;
                   COUNTON <= '1':
  wait for 600 ns;
                   COUNTON <= '0'
  wait for 200 ns:
                   RST X <= '0';
  wait for 100 ns;
                           <= '1';
                   RST X
                   COUNTON <= '1';
  wait for 100 ns:
  wait for 500 ns;
                   assert false;
end process:
```




図8 イネーブル付きの12進カウンタのテスト入力

これだけの項目を見ることができれば、100%とはいえないまでも、ほとんどの不具合は発見できる.

図9のパラメータ名の部分には, initial や module な どの予約語と重複しない限り、自由な文字列を使用できま す、パラメータ宣言は module 内で信号宣言と同じように

宣言します、宣言されたパラメータは、その宣言が書かれ た module 内においてのみ有効で,設定した数値と同じよ うに使うことができます.

検証仕様の洗い出し

本文では、48通りすべてを確認するのが大変なので、必要最低限 のテストを抽出しているとしていますが,実際の開発では48通り程 度で、すべての場合を確認できるのであれば確認します、しかし、 実際の開発で検証される回路の規模はこの100倍,1000倍,もしく はそれ以上となり、考えられるすべての場合を確認しようとすると 簡単に1万以上のバリエーションが生まれてしまいます. 限られた 開発期間の中では,これは現実的に実施不可能です.ですから検証 項目の洗い出しは,各機能の要素の抽出と,その組み合わせをいか に必要最低限に抑えられるかが重要になります.

本文の図7に示した検証仕様のでは,カウント値が11の場合だ けを特別扱いしています.これは次のような理由によります.


カウント値が0~10までは, COUNTON が1の場合は1が加算さ れ, COUNTONが0の場合は同じ値を保持します.このカウント値 が0~10まで動作を場合分けして回路を記述するとは考えられませ ん、従って、カウント値が5のとき正しく動いていて、4や7のとき だけ正しく動かない可能性は極めて低いと言えます.

しかし,カウント値が11の場合だけはほかの値のときとは動作が 異なります.COUNTONが1の場合に,1が加算されるのではなく, カウント値が0に戻ります.回路の記述では,カウント値が11のと きだけ別に条件を作っている可能性が高くなります. つまり, カウ ント値が0~10までのときに正しく動いたからと言って,11のとき も正しく動くことは保障できません.

リストDとリストEは検証対象の回路の正しい設計例と,誤った 設計例を Verilog HDL と VHDL で記述したものです.

誤った例ではカウント値が11のときに限って, COUNTONが0'

リストD Verilog HDL による検証対象の回路の記述例



でもカウントが止まらなくなります、このように機能の切り変わり 目付近で不具合は発生しやすいので、検証では必ず機能の切り変わ り目を確認する必要があります.

本文の図8では、カウントの停止をカウント値が11のとき以外で は,0と5のときしか行われていません.100%の検証をめざすため には,必要最低限の項目を図8のように確認した後,時間の許す限 り,万が一に備えてほかの値(1~4,6~10)も確認を続けていく べきです.これは,非同期リセットに関しても同様です.

リストE VHDL による検証対象の回路の記述例

```
library IEEE:
use IEEE.std logic 1164.all;
use IEEE.std_logic_unsigned.all;
entity counter is
  port (CLK,RST_X,COUNTON : in std_logic;
        CNT4
                         : out std_logic_vector
                                (3 downto 0)):
end counter.
architecture RTL of counter is
 signal COUNT : std logic vector(3 downto 0);
begin
CNT4 <= COUNT;
                                 カウント値11のとき
process(CLK.RST X)begin
                                の機能の記述
 if(RST_X='0')then
   COUNT <= "0000"
  elsif(CLK'event and CLK='1') then
   if(COUNTON='1') then
     if (COUNT="1011") then
     COUNT <= "0000";
       COUNT <= COUNT + '1' after 1 ns;
                            カウント値0から10のとき
                            の機能の記述
                          こんな誤りなら
                          カウント値11のときだけ誤動作
                if (COUNT="1011") then
                 COUNT <= "0000";
                elsif(COUNTON='1')then
                 COUNT <= COUNT + '1' after 1 ns:
```

数値の部分には,数,もしくは式を書きます.パラメー タを使ったテストベンチは,宣言部分の数値を書き換える だけで,パラメータの書かれた部分の遅延値などをすべて 変更できます.

リスト7はパラメータを使ったテストベンチの例です. パラメータ CYCLE はクロック 1 周期, HALF_CYCLE は クロック半周期, DELAY はレーシング対策の遅延の値で, これらの変更はテスト入力内のすべてのパラメータに有効 です(下掲のコラム「丸め精度について」を参照).

■ VHDL

2110

VHDL ではこれを定数宣言という文法で実現します.図 10 は定数宣言の書式です.

図10の定数名の部分には, process やentity などの予

```
parameter パタメータ名 = 数値:
```

図9 Verilog HDL によるパラメータ宣言の書式

パラメータ名の部分には, initial や module などの予約語と重複しない限り, 自由な文字列を使用できる.

リスト7 Verilog HDL によるパラメータを使ったテストベンチ

```
module counter tb();
parameter CYCLE
                     = 100;
parameter HALF CYCLE = 50:
                                  パラメータ宣言
parameter DELAY
                    = 10;
          RST X CLK COUNTON
rea
wire [3:0] CNT4:
counter counter(.CLK(CLK), .RST X(RST X),
                .COUNTON (COUNTON), .CNT4 (CNT4));
always begin
             CLK = 1'b1;
  #HALF CYCLE CLK = 1'b0;
  #HALF_CYCLE;
initial begin
 RST X =1'b1; COUNTON = 1'b0;
  #DELAY; -
                                       パラメータの使用
                    = 1'b0;
  #CYCLE
              RST_X
  #CVCLE
              RST X
                     = 1'b1:
  #CYCLE
              COUNTON = 1'b1:
  \#(15*CYCLE) RST_X = 1'b0;
  #CYCLE
              RST X
                     = 1'b1:
  #(5*CYCLE)
             COUNTON = 1'b0:
  #CYCLE
              COUNTON = 1'b1:
  #(6*CYCLE)
             COUNTON = 1'b0:
             RST_X = 1'b0;
RST_X = 1'b1;
  #(2*CYCLE)
  #CYCLE
  #CYCLE
              COUNTON = 1'b1;
  #(5*CYCLE) $finish();
endmodule
```

丸め精度について コラム

Verilog HDL VHDL

リストF(a)とリストG(a)はクロックの半周期を,1周期のパラ メータと割り算で記述した例です.しかし,このようにパラメータ に割り算を使うべきではありません、もし割った後の値に端数が あった場合,この丸め込みはシミュレータによって変わってしまう 可能性があります.

丸め精度とは,シミュレーション時間をどこまでの精度で実現す

るかを設定する値です. 丸め精度が1nsのとき,1ns以下の値は1ns 単位に丸め込まれます.

例えば1周期を77nsとし,丸め精度が1nsの状態で**リストF(b)** とリストG(b)のように1周期のパラメータ・定数を2で割った場 合,演算結果は38ns,または39nsとして扱われます.シミュレー タによって結果が変わることを避けたい場合は,時間を設定するパ ラメータや定数に割り算を使うべきではありません.

リストF Verilog HDL によるクロックの半周期の記述例


```
parameter CYCLE
always begin
             CLK = 1'b1:
  \#(CYCLE/2) CLK = 1'b0;
  #(CYCLE/2);
6nd
```

(a) クロックの半周期を割り算で記述


```
parameter CYCLE
always begin
           CLK = 1'b1;
 #(CYCLE/2) CLK = 1'b0; 丸め精度が1nsなら
                      クロックの半周期は38nsか39ns
```

(b) 半周期がシミュレータによって異なる

リストG VHDL によるクロックの半周期の記述例



(a) クロックの半周期を割り算で記述



(b) 半周期がシミュレータによって異なる

constant 定数名 : データ型 := 値;

図10 VHDL による定数宣言の書式

定数名の部分には, process やentity などの予約語と重複しない限り, 自由 な文字列を使用できる.

約語と重複しない限り,自由な文字列を使用できます.定 数宣言は architecture の宣言部分内で信号宣言と同じよ うに宣言します.宣言された定数は,その宣言が書かれた architecture 内においてのみ有効で、設定した数値と同 じように使うことができます.

データ型の部分には,今回遅延値の設定に使いたいので, Time と書きます. Time は時間の物理量で,数値+時間単 位を値として取ります(100 nsや50 psなど).

値の部分には,今回データ型が Time なので時間の物理 量を書きます. 定数を使ったテストベンチは, 宣言部分の 数値を書き換えるだけで,定数の書かれた部分の遅延値な どをすべて変更できます.

リスト8は定数を使ったテストベンチの例です.定数 CYCLE はクロック1周期, HALF_CYCLE はクロック半 周期, DELAY はレーシング対策の遅延の値で, これの変 更はテスト入力内のすべての定数に有効です(p.123のコラ ム「丸め精度について」を参照).

4. 検証結果の確認

テストベンチが完成したら、シミュレーションを行いま す^{編集部注1}.シミュレーション結果を波形で確認し,図8の 通りに動作するかを確認してください.

前回はたった4状態だったので,一目で確認できたと思 いますが, 今回は数十サイクル(数十クロック周期)にも及 ぶテストとなっているので, すべてのサイクルを一つ一つ 毎回確認していくのは大変です. それでは, どうすればよ いのかというと,確認必須のポイントを絞ります.

実はテストベンチを作成する際に洗い出した検証仕様の 項目が, そのまま確認必須のポイントになります.

シミュレーション結果の波形が,検証仕様の項目を実現 しており,かつ期待する結果になっているか(CNT4が11 の後に0に戻っているかなど)を,確認してください.

編集部注1:無償で利用できるシミュレータを,本誌2007年3月号の付属 DVD-ROM に収録している.

リスト8 VHDL による定数を使ったテストベンチ

```
library IEEE;
use IEEE.std_logic_1164.all;
entity counter_tb is
end counter_tb;
architecture SIM of counter tb is
component counter
  port (CLK,RST_X,COUNTON : in std logic;
         CNT4
                           : out std logic vector(3
downto 0));
end component;
  constant CYCLE
                           : Time := 100 ns;
  constant HALF_CYCLE
                           : Time := 50 ns;
  constant DELAY
                                      10 ns:
                                                  定数
  signal CLK,RST_X,COUNTON : std_logic;
  signal CNT4
                           : std logic vector(3
downto 0);
begin
ucounter : counter port map (
  CLK
          => CI<sub>1</sub>K
  RST X
         => RST X
  COUNTON => COUNTON.
  CNT4
         => CNT4
process begin
  CLK <= '1'; wait for HALF_CYCLE;
                                             定数の使用
  CLK <= '0'; wait for HALF_CYCLE;
end process:
process begin
  RST_X <= '1'; COUNTON <= '0';
  wait for DELAY; ←
  wait for CYCLE;
                       RST_X
                               <= '0':
  wait for CYCLE:
                       RST X
                               <= '1'
  wait for CYCLE;
                       COUNTON <= '1':
  wait for (15*CYCLE); RST_X <= '0';</pre>
  wait for CYCLE;
                       RST X
                               <= '1':
  wait for (5*CYCLE);
                       COUNTON <= '0'
                       COUNTON <= '1':
  wait for CYCLE:
  wait for (6*CYCLE):
                       COUNTON <= '0':
                       RST_X <= '0';
  wait for (2*CYCLE):
                               <= '1':
  wait for CYCLE;
                       RST X
                       COUNTON <= '1';
  wait for CYCLE:
  wait for (5*CYCLE); assert false;
end process;
configuration cfq counter tb of counter tb is
  end for;
end cfg_counter_tb;
```

やすおか・たかし (株)エッチ・ディー・ラボ

<筆者プロフィール> .

安岡 貴志. 東京理科大学 理工学部 数学科卒業. 前職のデザイ ンセンターでは,3年間 Verilog HDL による ASIC 開発に携わ る.2002年にエッチ・ディー・ラボに入社し, Verilog HDL, VHDL, SystemCによる開発に従事するほか, 同社のトレーニ ング講師を務める.